(19)日本国特許庁(JP)

(12)特 許 公 報 (B2)

(11)特許番号

# 第2873119号

(45) 発行日 平成11年(1999) 3月24日

(24) 登録日 平成11年(1999) 1月8日

(51) Int. Cl. °

識別記号

G02F 1/136

500

FΙ

G02F 1/136

500

請求項の数1 (全6頁)

| (21) 出願番号 | <b>特願平3-275677</b> | (73)特許権者       | 000006633                 |
|-----------|--------------------|----------------|---------------------------|
|           |                    |                | 京セラ株式会社                   |
| (22)出願日   | 平成3年(1991)10月23日   |                | 京都府京都市伏見区竹田鳥羽殿町6番地        |
|           | •                  | (72)発明者        | 山口 文紀                     |
| (65)公開番号  | 特開平5-113580        |                | 滋賀県八日市市蛇溝町長谷野1166番地の      |
| (43)公開日   | 平成5年(1993)5月7日 .   |                | 6 京セラ株式会社滋賀八日市工場内         |
| 審査請求日     | 平成8年(1996)9月25日    | (72)発明者        | 松田 敏哉                     |
|           | •                  |                | 滋賀県八日市市蛇溝町長谷野1166番地の      |
|           |                    |                | 6 京セラ株式会社滋賀八日市工場内         |
|           |                    | (72)発明者        | 上野 裕子                     |
| •         |                    |                | 滋賀県八日市市蛇溝町長谷野1166番地の      |
|           |                    |                | 6 京セラ株式会社滋賀八日市工場内         |
|           | •                  | 審査官            | 吉野 公夫                     |
|           |                    | (a) to trutate | 44 BB TG 0 0500 ( I D A ) |
|           |                    | (56)参考文献       | 特開 平2-2523 (JP, A)        |
| •         |                    |                | 息级 否 1~ 佐ノ                |
|           | •                  |                | 最終頁に続く                    |

## (54) 【発明の名称】アクティブマトリックス基板の製造方法

1

## (57)【特許請求の範囲】

【請求項1】 (a) 基板上に、画素電極および画像信号線となる第1の透明導電層、ソース電極とドレイン電極となる第1の金属層、およびトランジスタのオーミックコンタクト層となるn<sup>\*</sup>型半導体層を順次積層し、

- (b) 該第1の透明導電層、第1の金属層、およびn 型半導体層の所定部分を前記ソース電極とドレイン電極が分割されるようにエッチング除去し、(c) 次に、トランジスタのチャネル領域となるi型半導体層、ゲート絶縁層となる絶縁層、ゲート電極となる第2の金属層、および走査信号線となる第2の透明導電層を順次積層し、(d) 該第2の金属層と第2の透明導電層の所定部分をエッチング除去し、(e) 次に、保護層を形成し、
- (f) 前記画素電極上の前記保護層、第1の金属層、n ・型半導体層、i型半導体層、および絶縁層をエッチン

2

が除去する工程を含んで成るアクティブマトリックス基 板の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はアクティブマトリックス 基板の製造方法に関し、特に順スタガー型の薄膜トラン ジスタを有するアクティブマトリックス基板の製造方法 に関する。

[0002]

【従来の技術】従来、アクティブマトリックス型液晶表示装置などに用いられるアクティブマトリックス基板には、画素電極となる透明導電層がトランジスタの上方に位置するタイプのものとがあるが、それぞれのアクティブマトリックス基板の製造方法を図2および図3に示す。

3

【0003】図2は透明導電層がトランジスタの下方に 位置するタイプのものである。まず、同図(a)に示す ように、ガラスなどから成る絶縁基板21上に、画素電 極となる透明導電層22とゲート電極となる金属層23 とを真空蒸着法やスパッタリング法などにより形成し、 この金属層23をエッチングによって所定のパターンに 形成する。次に、同図(b)に示すように、透明導電局 22をエッチングによって所定のパターンに形成する。 次に、同図(c)に示すように、ゲート絶縁層となる絶 縁層24、25、チャネル領域となるi型半導体層2 6、およびエッチングのストッパー層として作用する窒 化シリコン層27を形成する。次に、同図(d)に示す ように、窒化シリコン層27がゲート電極23上にのみ 残るようにパターニングする。次に、同図(e)に示す ように、n・型半導体層などからなるオーミックコンタ クト層28を例えばプラズマCVD法などで形成する。 次に、同図 (f) に示すように、トランジスタの側部に コンタクトホール29を形成する。次に、同図(g)に 示すように、ソース・ドレイン電極となる金属層30、 31を形成する。次に、同図(h)に示すように、ゲー ト電極23上の金属層30、31とオーミックコンタク ト層28をエッチングで分離して、ソースとドレインを 形成する。このエッチングの際には、窒化シリコン層2 7がストッパー層となる。最後に、窒化シリコンなどか ら成るパシベーション層32を形成して完成する。この ように従来のアクティブマトリックス基板の製造方法で は、半導体層26上の全面にオーミックコンタクト層2 8とソース・ドレイン電極となる金属層30を設けて、 中央部分をフッ硝酸溶液などでエッチング除去すること により、ソース電極、ドレイン電極、およびオーミック コンタクト層28を分割するが、このオーミックコンタ クト層28を分割する際に、半導体層26がオーバーエ ッチングによって消失しないようにすると共に、オーミ ックコンタクト層 2 8 の一部が残ってトランジスタのO FF抵抗が低下するのを防止するために、半導体層26 上にストッパー層27を形成してオーミックコンタクト 層28と金属層30、31の所定部分が完全にエッチン グされるようにしていた。

【0004】上述のアクティブマトリックス基板の製造方法では、図2(a)(b)(d)(f)(h)の各工程でエッチングを行うことから、フォトマスクは五枚必要である。

【0005】また、透明導電層がトランジスタの上方に 位置するタイプのアクティブマトリックス基板の製造方 法を図3に示す。まず、同図(a)に示すように、絶縁 基板51上に、ゲート電極となる金属層52を形成して パターニングする。次に、同図(b)に示すように、金 属層52の表面を陽極酸化して、金属酸化層53を形成 する。次に、同図(c)に示すように、ゲート絶縁層と なる絶縁層54、チャネル領域となるi型半導体層5 5、およびエッチングのストッパー層として機能する窒化シリコン層 5 6 を形成する。次に、同図(d)に示すように、ゲート電極 5 3 上にのみ窒化シリコン層 5 6 が残るように、窒化シリコン層 5 6 の大部分をエッチングする。次に、同図(e)に示すように、オーミックコンタクト層 5 7 を形成する。次に、同図(f)に示すように、オーミックコンタクト層 5 7 とi型半導体層 5 5 の周辺部をエッチングなどにより除去する。次に、同図(g)に示すように、ソース・ドレイン電極となる金属10層 5 8 を形成して、パターニングする。なお、この工程

【0006】上述のアクティブマトリックス基板の製造 方法では、図3(a)(d)(f)(g)(h)の各工程でフォトマスクが必要であり、最低五枚必要である。 【0007】上述のように、従来のアクティブマトリックス基板の製造方法では、トランジスタの機能上は不必要なエッチングのストッパー層27、56の形成が必要で、フォトマスクを多く使うために、フォトプロセスに時間がかかり量産性が悪いという問題があった。特に、このような薄膜トランジスタを多数形成するデバイスでは、製造工程の煩雑化によって歩留りが著しく低下することから、製造工程はできるだけ簡略化することが望ま 30 れている。

#### [8000]

【課題を解決するための手段】本発明は、このような従 来技術の問題点に鑑みてなされたものであり、その特徴 とするところは、(a)基板上に、画素電極および画像 信号線となる第1の透明導電層、ソース電極とドレイン 電極となる第1の金属層、およびトランジスタのオーミ ックコンタクト層となるn+型半導体層を順次積層し、 (b) 該第1の透明導電層、第1の金属層、およびn+ 型半導体層の所定部分を前記ソース電極とドレイン電極 が分割されるようにエッチング除去し、(c)次に、ト ランジスタのチャネル領域となる i 型半導体層、ゲート 絶縁層となる絶縁層、ゲート電極となる第2の金属層、 および走査信号線となる第2の透明導電層を順次積層 し、 (d) 該第2の金属層と第2の透明導電層の所定部 分をエッチング除去し、(e)次に、保護層を形成し、 (f) 前記画素電極上の前記保護層、第1の金属層、n + 型半導体層、 i 型半導体層、および絶縁層をエッチン グ除去する工程を含んで成る点にある。

#### [0009]

50

【作用】上記のような構成にすると、 i 型半導体層のパ

ターニングが不要でエッチングのストッパー層が不要になると共に、n+型半導体層をソース電極とドレイン電極のパーニングと同時に行うことができるようになり、パターニングの際に使用するフォトマスクの枚数を減らすことができる。また、薄膜トランジスタと付加容量を同時に形成でき製造工程が簡略化される。また、信号配線を透明導電層で形成することができ、信号配線と駆動用回路とをマイクロバンプボンディング法によって接続することが可能となる。さらに、ゲート電極を保護膜で被覆した後に、ゲート絶縁膜とチャネル層をパターニングすることから、ゲート電極とチャネル層間のリーク電流を防止できる。

## [0010]

【実施例】以下、本発明を添付図面に基づき詳細に説明 する。図1は、本発明に係るアクティブマトリックス基 板の製造方法の一実施例を示す図であり、20はガラス などから成る絶縁基板である。

【0011】まず、同図(a)に示すように、基板20上に、アルミニウム(A1)、クロム(Cr)、タンタル(Ta)などの遮光用金属層1を真空蒸着法やスパッタリング法などによって、厚み2000Å程度に形成して、島状にパターニングする。すなわち、第1の遮光用金属層1aは後述するトランジスタの下部に位置し、第2の遮光用金属層1bは付加容量部分の下部に位置するようにパターニングする。遮光用金属層1を設けると、トランジスタおよび付加容量内の半導体層に光が当たってキャリアが発生するのを防止できる。

【0012】次に、同図(b)に示すように、下地絶縁層2、画素電極および画像信号線となる第1の透明導電層3、ソース・ドレイン電極となる第1の金属層4、およびオーミックコンタクト層となるn・型半導体層5を形成する。下地絶縁層2は、酸化タンタル(Ta

O<sub>r</sub> )、窒化シリコン (SiN<sub>r</sub>) などから成り、酸化 タンタルの場合はスパッタリングや陽極酸化などによっ て、また窒化シリコンの場合はプラズマCVD法などに よって、それぞれ厚み2000A程度に形成される。第 1の透明導電層 3は、酸化錫、酸化インジウム錫などを 用いたスパッタリング法によって厚み1000Å程度に 形成される。ソース・ドレイン電極となる第1の金属層 4は、アルミニウム、クロム、チタンなどを用いて、真 空蒸着法やスパッタリング法で厚み4000Å程度に形 成される。さらにn・型半導体層5はプラズマCVD法 などによって、厚み1000A程度に形成される。な お、n\*型半導体層5は、リン(P)をドープしたマグ ネシウムシリサイド (Mg2 Si) などで構成してもよ い。このようにn 型半導体層5は、リン(P)をドー プレたマグネシウムシリサイド (Mg2 Si) で構成す ると、n°型半導体層5をスパッタリング法で形成で き、金属層と同一装置で同時に成膜できる。したがっ て、CVDプロセスを一つ減らすことができる。また、

ドレイン電極部の第1の透明導電層3.は、画像信号線となる。

【0013】次に、同図(c)に示すように、第1の透 明導電層3、第1の金属層4、およびn.型半導体層5 を、上記遮光用金属層 1 a の周辺部と第 1 の遮光用金属 **屆1aから第2の遮光用金属層1bにかけて残るように** エッチング除去する。アルミニウムやチタンをエッチン グする場合は燐酸が、クロムをエッチングする場合は硝 酸第二セリウムアンモニウム水溶液が、透明導電層3を エッチングする場合は亜鉛を触媒とする塩硝酸系エッチ ング液が、金属層 4 および n ・ 型半導体層 5 をエッチン グする場合は弗硝酸の水溶液などが好適に用いられる。 【0014】次に、同図(d)に示すように、 i 型半導 体層6、ゲート絶縁層となる絶縁層7、ゲート電極とな る第2の金属層8、走査信号線となる第2の透明導電層 9を順次積層する。 i 型半導体層 6 はプラズマCVD法 などによって厚み500A程度に形成される。ゲート絶 縁層となる絶縁層 7 は、窒化シリコン層の一層構造、あ るいは窒化シリコン層と酸化タンタル層の二層構造のも ので形成される。窒化シリコン層は、プラズマCVD法 などで厚み2000A程度に形成され、酸化タンタル層 はスパッタリングや陽極酸化によって厚み2000A程 度に形成される。ゲート電極となる第2の金属層8は、 アルミニウム、クロム、チタンなどを用いて、真空蒸着 法やスパッタリング法で厚み2000A程度に形成さ れ、走査信号線となる第2の透明導電層9は、酸化錫や 酸化インジウム錫などを用いたスパッタリング法によっ て厚み2000A程度に形成される。

【0015】次に、同図(e)に示すように、ゲート電極となる第2の金属層8と走査信号線となる第2の透明導電層9を、第1の遮光用金属層1aと第2の遮光用金属層1bの上の部分のみを残してエッチング除去する。用いられるエッチング液は、同図(c)の工程で用いられるエッチング液と同一である。

【0016】次に、同図(f)に示すように、保護層10を形成する。この保護層10は、窒化シリコンや酸化タンタルなどから成り、窒化シリコン層はプラズマCVD法により、酸化タンタル層はスパッタリング法により、厚み2000A程度に形成される。

【0017】最後に、同図(g)に示すように、保護層10と、第1の金属層4、n+型半導体層5、i型半導体層6、および第2の絶縁層7を、上記第2の遮光用金属層1bの周辺部と、この第2の遮光用金属層1bから第1の遮光用金属層1a部分にかけてエッチング除去する。用いられるエッチング液は、同図(c)の工程で用いられるエッチング液と同一である。

【0018】上述のように形成すると、第1の遮光用金 属層1a上にスイッチング用のトランジスタ11が形成 され、第2の遮光用金属層1b上に、第1の透明導電層 50 3と第2の透明導電層9を電極とする付加容量12が形 成され、スイッチング用トランジスタ11と付加容量1 2との間に画素13が形成される。なお、図示されてい ないが、付加容母12部分の第2の透明導電層9は、画 素電極13と対峙して設けられる対向電極(不図示)に 接続される。この付加容量12は、液晶材料(不図示) への印加電圧を一定時間保持するために形成される。

【0019】また、薄膜トランジスタ11のドレイン電 極4下部の第1の透明導電層3からドレイン電極4に画 像信号を供給すると共に、ゲート電極8上部の第2の透 明導電隔9から走査信号を供給し、走査信号によって薄 膜トランジスタ11をオンして画像信号を画素電極3に 供給するものである。このように、走査信号線と画像信 号線を透明導電層で形成すると、駆動回路(ICチッ プ) とマイクロバンプボンディング法で接続できるよう になる。すなわち、マイクロバンプボンディング法は、 接触による導通であるため、信号線が金属の場合表面が 酸化されて接触抵抗が増大して良好に接続できないが、 信号線に酸化錫や酸化インジウム錫を用いるとこのよう な酸化による接触抵抗の増大はなく、マイクロバンプボ ンディング法での接続が可能となる。

【0020】上述のように、薄膜トランジスタ11の下 部と付加容量12の下部に遮光用金属層1a、1bを設 けて、i型半導体層6にキャリアが発生する(光が照射 されるとキャリアが発生する)のを防止することが望ま しいが、i型半導体層6を光感度の低いもので形成する 場合は、遮光用金属層1および下地絶縁層2は必ずしも 必要でない。すなわち、基板温度を400℃程度の比較 的高温に維持して、且つ膜厚が200Å以下となるよう に薄く形成すれば i 型半導体層 6 の光感度を低くするこ とができる。基板温度を高温にしてi型半導体層6を形 30 トリックス基板の製造方法の各工程を示す図である。 成するとn型に偏るため、ボロン(B)を微量(1~5 p p m) ドープして、フェルミレベルを中央に戻せばよ い。

## [0021]

【発明の効果】以上のように、本発明に係るアクティブ マトリックス基板の製造方法によれば、(a)基板上 に、画素電極および画像信号線となる第1の透明導電 層、ソース電極とドレイン電極となる第1の金属層、お よびトランジスタのオーミックコンタクト層となるn・ 型半導体層を順次積層し、(b)該第1の透明導電層、

第1の金属層、およびn・型半導体層の所定部分を前記 ソース電極とドレイン電極が分割されるようにエッチン グ除去し、(c)次に、トランジスタのチャネル領域と なるi型半導体層、ゲート絶縁層となる絶縁層、ゲート 電極となる第2の金属層、および走査信号線となる第2 の透明導電層を順次積層し、(d)該第2の金属層と第 2の透明導電層の所定部分をエッチング除去し、(e) 次に、保護層を形成し、(f)前記画素電極上の前記保 護履、第1の金属層、n°型半導体層、 i 型半導体層、 および絶縁層をエッチング除去する工程を含んで成るこ とから、i型半導体層のパターニングが不要になると共 に、n 型半導体層をソース電極とドレイン電極のパタ ーニングと同時に行うことができるようになり、パター ニングの際に使用するフォトマスクの枚数を減らすこと ができると共に、製造工程が簡略化される。

【0022】また、上記のような構成にすると、信号配 線を透明導電層で形成することができ、信号配線と駆動 用回路とをマイクロバンプボンディング法によって接続 することが可能となる。

【0023】さらに、本発明に係るアクティブマトリッ 20 クス基板の製造方法によれば、第2の金属層と第2の透 明導電層の所定部分をエッチング除去して、保護層を形 成した後に、この保護層と、第1の金属層、n<sup>\*</sup>型半導 体層、i型半導体層、および絶縁層の所定部分をエッチ ング除去することから、ゲート電極とi型半導体層間に リーク電流が発生することを極力低減でき、特性の良好 な薄膜トランジスタを得ることができる。

### 【図面の簡単な説明】


【図1】 (a) ~ (g) は、本発明に係るアクティブマ

【図2】 (a) ~ (h) は、従来のアクティブマトリッ クス基板の製造工程を示す図である。


【図3】 (a) ~ (i) は、従来の他のアクティブマト リックス基板の製造工程を示す図である。

## 【符号の説明】

1・・・遮光用金属層、2・・・下地絶縁層、3・・・ 第1の透明導電層、4・・・第1の金属層、5・・・n <sup>\*</sup>型半導体層、6・・・i型半導体層、7・・・絶縁 層、8・・・第2の金属層、9・・・第2の透明導電 40 層、10・・・保護層、20・・・基板。



【図3】



フロントページの続き

(58)調査した分野(Int. Cl. <sup>6</sup>, DB名) GO2F 1/136 500